とうとう最後のユニットであるオペレーションデコーダにとりかかる。この時点で、全体のアーキテクチャを決めなくてはならない。設計に際して変更あると思うが、現時点での構成は下図のとおり。
ALUは現時点でAdd,Thru, Incrだけだが、追加しても基本的な構成は変わらない。
条件分岐はALUからのCarryと、Xレジスタの0検出だけである。条件分岐で次の命令をスキップするのはアドレスを2個進める方法と、次の命令をNOPに変える方法があると思うが、後者を採用する。
後は、いかに命令セットをアーキテクチャに合わせてリレー数を減らすか、だが、拡張性も考慮してある程度クリーンな設計にしたい。考え中の命令セットは下記のような感じ。
01 [8bit] Im => X
10 [8bit] Im => Y
11 [8bit] JMP (Im => PC)
00 0000 [4bit] NOP
00 0001 [4bit] loadRAM => X
00 0010 [4bit] loadRAM => Y
00 0011 [4bit] store X => RAM
00 0100 0001 if zero skip next
00 0100 0010 if carry skip next
00 1000 0000 mov X => Y
00 1000 0001 add X+Y => X
00 1000 0010 Incr X => X
00 1000 [0011 - 1111] reserved for additional operator
最上位2bitで、Im(即値)かJMPかオペレーションかが判断でき、
もしオペレーションであれば、中位4bitでメモリアクセス系か、ifか、ALUか判断できる。
もしメモリアクセス系であれば、下位4bitで指定したアドレスに直接アクセスできる。逆に言うとRAMのアドレス空間は16byteだが、0x00はJMPなので実質15byte。実際は3byteしか作ってないが。
全部0ならNOPで、実装していないアドレスをアクセスしても安全である。
リレーはうるさいので(寿命の問題もあるし)、HALTとリスタートの割り込みも必要かもしれないがまだ未定。